芯片是什么东西？
芯片是什么东西
复杂繁琐的芯片设计流程芯片制造的过程就如同用乐高盖房子一样，先有晶圆作为地基，再层层往上叠的芯片制造流程后，就可产出必要的 IC 芯片（这些会在后面介绍）。然而，没有设计图，拥有再......接下来具体说说
芯片到底是什么？
假设一百年或者几百年之后，回顾2018年到2019年的大国关系，未来的人们可能发明一个新词，或许就叫做芯片战争。虽然这种战争暂时还没听到枪炮声响和看到硝烟，但是对未来世界格局的深远影响，可能不亚于一场次级别的世界大战。这是因为围绕芯片这种国际商品而产生的交易额，是当今全球原油交易市场总额的数倍。围绕石油的大战已经不止一次，现在围绕芯片开始的激烈斗争，也将重构二十一世纪上半叶的基本世界格局。那么现在大家几乎天天听到芯片这个词。那么芯片到底是什么，为何设计和生产芯片成了一门高技术，对大多数人来说，恐怕都是半懂半不懂，或假装听得懂，也算一种基本态度。芯片说到底，其实就是一种微电路。那么什么又是电路？打开电脑的机箱，或者任何一种有程序化功能的电器内部，都会看到电路板。芯片就是一种极度微小但功能强大的微缩逻辑电路。
现代集成电路是由基尔比在1958年发明的。因此荣获2000年诺贝尔物理奖，实用集成电路的发明人是诺伊斯，因过世早而未能同时获奖，诺贝尔所有奖项只发给在世的人。
集成电路可以把很大数量的微晶体管集成到一个小的纯硅的薄片上，这是一个巨大的进步。
集成电路相对离散晶体管有两个主要优势：成本和性能。成本低是由于芯片把所有的组件通过照相平版技术，作为一个单位印刷，而不是在一个时间只制作一个晶体管。性能高是由于组件快速开关，消耗更低能量，因为组件很小且彼此靠近。现在已经进入纳米级，比如7纳米级的芯片，一平方厘米面积内就可以集成64个亿的微元件，已经接近物理规律的极限，再靠的更近，电子可能就直接穿透了电路之间的空间自然隔离，导致芯片电路自然失效了，这就是摩尔定律在微电子领域内的作用。
先进的集成电路是微处理器或多核处理器的核心，可以控制计算机到手机等一切电子设备。虽然设计开发一个复杂集成电路的成本非常高，但是当分散到通常以亿计的产品上，每个集成电路的成本最小化。最终利润就足够丰厚。
制作芯片的基础材料是单晶硅薄片。单晶硅是经过早年的多次试验后，认为是最合适的大规模制作集成电路的半导体材料。成为集成电路主流的基层。硅元素在地球地壳中含量很高，比如沙子水泥都含有大量的硅元素，但是能利用的是纯度极高的单晶硅，也就是提炼出不含亿分之一杂质的硅结晶，这种结晶体，直径越粗壮越好，越大的结晶，可以切割成直径越大的圆盘薄，在这种薄片上可以印刷更多的呈现长方形的小芯片。单晶硅圆盘的制作直径，是芯片加工企业的靠前个技术高低的指标。过去研发无缺陷纯单晶硅晶体的方法就用了数十年的时间。制作芯片的基材，除了使用单晶硅，还有III-V族材料，比如砷化镓也可以。
现在流水线式的单晶硅芯片的制作完整过程包括芯片设计、晶片制作、封装制作、测试等几个环节，其中晶片制作过程尤为的复杂。首先是芯片设计，根据设计的需求，生成的“图样”。而制造芯片的原料是晶圆。晶圆的成分是纯硅，硅是由石英沙所精练出来的，晶圆便是硅加以纯化99.9999999%，接着是将这些纯硅制成硅晶棒，成为制造集成电路的石英半导体的材料，将其切片就是芯片制作具体所需要的晶圆。晶圆越薄，直径越大生产的成本越低，但对工艺就要求的越高。
然后对晶圆进行涂膜，涂膜能抵抗氧化以及耐温能力，其材料为光阻的一种。再往后是晶圆的光刻显影、蚀刻。光刻工艺的基本流程。首先是在晶圆或衬底表面涂上一层光刻胶并烘干。烘干后的晶圆被传送到光刻机里面。光线透过一个掩模，把掩模上的图形投影在晶圆表面的光刻胶上，实现曝光，激发光化学反应。对曝光后的晶圆进行第二次烘烤，即所谓的曝光后烘烤，后烘烤是的光化学反应更充分。最后，把显影液喷洒到晶圆表面的光刻胶上，对曝光图形显影。显影后，掩模上的图形就被存留在了光刻胶上。如果看不明白这一点，就可以把晶圆看做老式胶卷照相机的显影工艺。
涂胶、烘烤和显影都是在匀胶显影机中完成的，曝光是在光刻机中完成的。匀胶显影机和光刻机一般都是联机作业的，晶圆通过机械手在各单元和机器之间传送。整个曝光显影系统是封闭的，晶圆不直接暴露在周围环境中，以减少环境中有害成分对光刻胶和光化学反应的影响。
这个复杂的过程使用了对紫外光敏感的化学物质，即遇紫外光则变软。通过控制遮光物的位置可以得到芯片的外形。在硅晶片涂上光致抗蚀剂，使得其遇紫外光就会溶解。这时可以用上靠前份遮光物，使得紫外光直射的部分被溶解，这溶解部分接着可用溶剂将其冲走。这样剩下的部分就与遮光物的形状一样了，而这效果正是所要的。
芯片科普 | 芯片是什么？如何分类？
前些年，当焦点聚集在芯片行业，大家的话题都是“台积电”“华为麒麟芯片”“光刻机”“卡脖子”。
而这两年大家关注的焦点变成了“芯片短缺”“芯片涨价”“国产替代化”......
从“为什么芯片会被卡脖子”到现在“芯片短缺如何缓解”，能够明显感受到大家对于芯片重要性的认知深刻了许多。
但是很多同学接触芯片行业，想要进一步了解的时候，还是会有各种各样的问题待解答。
所以这是一篇零基础小白可读的、帮你迅速掌握芯片行业基本知识的科普文。收藏不亏。
芯片概念
先区分几个基本概念：芯片、半导体、集成电路。
半导体： 常温下导电性能介于导体与绝缘体之间的材料，常见的半导体材料有硅、锗、砷化镓等。现在芯片常用的半导体材料是硅。
集成电路： 一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。
芯片： 就是把一个电路所需的晶体管和其他器件制作在一块半导体上（来自杰夫·达默）。芯片属于集成电路的载体。
严格从定义上来说，集成电路 ≠ 芯片。
但从狭义上说，我们日常提到的IC、芯片、集成电路其实并没有什么差别。平时大家所讨论的IC行业、芯片行业指的也是同一个行业。
如果用一句话概括：芯片就是以半导体为原材料，把集成电路进行设计、制造、封测后，所得到的实体产品。
当芯片被搭载在手机、电脑、平板上之后，它就成为了这类电子产品的核心与灵魂。
手机触屏需要有触控芯片，储存信息需要有存储芯片，实现通信功能要有基带芯片、射频芯片、蓝牙芯片，想要拍出好看的照片就需要GPU......一部手机里的芯片加起来都要有100多颗。
芯片分类
这么多芯片，有没有什么系统的分类方式呢？其实芯片的分类方式有很多种：
按照处理信号方式可以分成：模拟芯片、数字芯片
信号分为模拟信号和数字信号，数字芯片就是处理数字信号的，比如CPU、逻辑电路等；模拟芯片是处理模拟信号的，比如运算放大器、线性稳压器、基准电压源等。
如今的芯片大多数都同时具有数字和模拟，一块芯片到底归属为哪类产品是没有绝对标准的，通常会根据芯片的核心功能来区分。
按照应用场景可以分：航天级芯片、车规级芯片、工业级芯片、商业级芯片
芯片可以用于航天、汽车、工业、消费不同的领域，之所以这么分是因为这些领域对于芯片的性能要求不一样，比如温度范围、精度、连续无故障运行时间（寿命）等。举个例子：
工业级芯片比商业级芯片的温度范围要更宽，航天级芯片的性能较好，同时价格也最贵。
按照使用功能可以分：GPU、CPU、FPGA、DSP、ASIC、SoC......
刚刚说的触控芯片、存储芯片、蓝牙芯片......就是依据使用功能来分类的。还有企业经常说的“我司的主营业务是 CPU芯片/WIFI芯片”，也从功能角度来分的。
之前专门写过一篇以功能进行分类、以人体功能作为类比的文章，感兴趣的朋友也可以详细了解一下：《一篇文章带你认识芯片分类及代表企业》
按照集成度可以分：小规模集成电路（SSI）、中规模集成电路（MSI）、大规模集成电路（LSI）、超大规模集成电路（VLSI）
集成度就是要看芯片上集成的元器件个数。现在智能手机里的芯片基本都是特大规模集成电路了，里面集合了数以亿计的元器件。
其实这属于早期来表述芯片集成度的方式，后来在发展过程中就以特征线宽（设计基准）的尺寸来表述，比如微米、纳米。也可以理解为我们现在所常说的工艺制程。
按照工艺制程可以分：5nm芯片、7nm芯片、14nm芯片、28nm芯片......
这里的nm其实就是指CMOS器件的栅长，也可以理解成最小布线宽度或者最小加工尺寸。
放眼全球，目前比较先进的制程就是台积电和三星的3nm，但是目前良率并不高（三星3nm良率仅有10-20%）。国内最先进的制程是中芯国际的14nm。
芯片的发展过程，也是充满了“传奇色彩”，我们需要从IC业内非常著名的“摩尔定律”讲起。
摩尔定律
摩尔定律是英特尔创始人之一戈登·摩尔的经验之谈。
之所以说是经验之谈，是因为该“定律”并非是自然科学的定律，而是戈登·摩尔经过长期观察所总结出来的经验。
1965年，戈登·摩尔在绘制一份发展报告的图表时，发现了一个惊人的趋势：每颗芯片所能容纳的晶体管数目大概在18-24个月就会翻一番，性能也会提升一倍。
摩尔定律预言了芯片的规模和性能。
1971年，英特尔的靠前代微处理器有2300个晶体管。2007年，45nm的处理器有8亿多晶体管。现如今，麒麟9000采用的是5nm工艺制程，集成了153亿晶体管。
在过往的50多年中，芯片行业一直在遵循着摩尔定律的预言在发展。
现在工艺已经逼近“极限”，工艺制程不可能无限缩小，近几年摩尔定律也已经放缓。随着技术发展，摩尔定律也定然会遇到瓶颈。
但摩尔定律在半导体史上永远都是传奇而浓墨重彩的一笔。
芯片种类越多、功能越强大，就越让人忍不住好奇：一颗芯片究竟是如何“披荆斩棘、打磨棱角”来到我们面前的？
下一篇文章就会给大家系统介绍芯片全产业链以及芯片从无到有的诞生过程。
芯片是什么，终于有人讲透了！
复杂繁琐的芯片设计流程
芯片制造的过程就如同用乐高盖房子一样，先有晶圆作为地基，再层层往上叠的芯片制造流程后，就可产出必要的 IC 芯片（这些会在后面介绍）。然而，没有设计图，拥有再强制造能力都没有用，因此，建筑师的角色相当重要。但是IC 设计中的建筑师究竟是谁呢？下面来对IC 设计做介绍。
在IC 生产流程中，IC 多由专业IC 设计公司进行规划、设计，像是联发科、高通、Intel 等知名大厂，都自行设计各自的IC 芯片，提供不同规格、效能的芯片给下游厂商选择。因为IC 是由各厂自行设计，所以IC 设计十分仰赖工程师的技术，工程师的素质影响着一间企业的价值。 然而，工程师们在设计一颗IC 芯片时，究竟有那些步骤？设计流程可以简单分成如下。
设计靠前步，订定目标
在IC设计中，最重要的步骤就是规格制定。这个步骤就像是在设计建筑前，先决定要几间房间、浴室，有什么建筑法规需要遵守，在确定好所有的功能之后在进行设计，这样才不用再花额外的时间进行后续修改。IC 设计也需要经过类似的步骤，才能确保设计出来的芯片不会有任何差错。
规格制定的靠前步便是确定IC 的目的、效能为何，对大方向做设定。接着是察看有哪些协定要符合，像无线网卡的芯片就需要符合IEEE 802.11 等规範，不然，这芯片将无法和市面上的产品相容，使它无法和其他设备连线。最后则是确立这颗IC 的实作方法，将不同功能分配成不同的单元，并确立不同单元间连结的方法，如此便完成规格的制定。
设计完规格后，接着就是设计芯片的细节了。这个步骤就像初步记下建筑的规画，将整体轮廓描绘出来，方便后续制图。在IC芯片中，便是使用硬体描述语言（HDL）将电路描写出来。常使用的HDL有Verilog、VHDL等，藉由程式码便可轻易地将一颗IC地功能表达出来。接着就是检查程式功能的正确性并持续修改，直到它满足期望的功能为止。
有了电脑，事情都变得容易
有了完整规画后，接下来便是画出平面的设计蓝图。在IC设计中，逻辑合成这个步骤便是将确定无误的HDL code，放入电子设计自动化工具（EDA tool），让电脑将HDLcode转换成逻辑电路，产生如下的电路图。之后，反覆的确定此逻辑闸设计图是否符合规格并修改，直到功能正确为止。
最后，将合成完的程式码再放入另一套EDA tool，进行电路布局与绕线（Place And Route）。在经过不断的检测后，便会形成如下的电路图。图中可以看到蓝、红、绿、黄等不同颜色，每种不同的颜色就代表着一张光罩。至于光罩究竟要如何运用呢？
层层光罩，叠起一颗芯片
首先，目前已经知道一颗IC 会产生多张的光罩，这些光罩有上下层的分别，每层有各自的任务。下图为简单的光罩例子，以积体电路中最基本的元件CMOS 为範例，CMOS 全名为互补式金属氧化物半导体（Complementary metal–oxide–semiconductor），也就是将 NMOS 和 PMOS 两者做结合，形成 CMOS。至于什么是金属氧化物半导体（MOS）？这种在芯片中广泛使用的元件比较难说明，一般读者也较难弄清，在这裡就不多加细究。
下图中，左边就是经过电路布局与绕线后形成的电路图，在前面已经知道每种颜色便代表一张光罩。右边则是将每张光罩摊开的样子。制作是，便由底层开始，依循上一篇IC 芯片的制造中所提的方法，逐层制作，最后便会产生期望的芯片了。
至此，对于IC 设计应该有初步的了解，整体看来就很清楚IC 设计是一门非常复杂的专业，也多亏了电脑辅助软体的成熟，让IC 设计得以加速。IC 设计厂十分依赖工程师的智慧，这裡所述的每个步骤都有其专门的知识，皆可*成多门专业的课程，像是撰写硬体描述语言就不单纯的只需要熟悉程式语言，还需要了解逻辑电路是如何运作、如何将所需的演算法转换成程式、合成软体是如何将程式转换成逻辑闸等问题。
什么是晶圆？
在半导体的新闻中，总是会提到以尺寸标示的晶圆厂，如8 寸或是12 寸晶圆厂，然而，所谓的晶圆到底是什么东西？其中8 寸指的是什么部分？要产出大尺寸的晶圆制造又有什么难度呢？以下将逐步介绍半导体最重要的基础——「晶圆」到底是什么。
晶圆（wafer），是制造各式电脑芯片的基础。我们可以将芯片制造比拟成用乐高积木盖房子，藉由一层又一层的堆叠，完成自己期望的造型（也就是各式芯片）。然而，如果没有良好的地基，盖出来的房子就会歪来歪去，不合自己所意，为了做出完美的房子，便需要一个平稳的基板。对芯片制造来说，这个基板就是接下来将描述的晶圆。
首先，先回想一下小时候在玩乐高积木时，积木的表面都会有一个一个小小圆型的凸出物，藉由这个构造，我们可将两块积木稳固的叠在一起，且不需使用胶水。芯片制造，也是以类似这样的方式，将后续添加的原子和基板固定在一起。因此，我们需要寻找表面整齐的基板，以满足后续制造所需的条件。
在固体材料中，有一种特殊的晶体结构──单晶（Monocrystalline）。它具有原子一个接着一个紧密排列在一起的特性，可以形成一个平整的原子表层。因此，采用单晶做成晶圆，便可以满足以上的需求。然而，该如何产生这样的材料呢，主要有二个步骤，分别为纯化以及拉晶，之后便能完成这样的材料。
如何制造单晶的晶圆
纯化分成两个阶段，靠前步是冶金级纯化，此一过程主要是加入碳，以氧化还原的方式，将氧化硅转换成98% 以上纯度的硅。大部份的金属提炼，像是铁或铜等金属，皆是采用这样的方式获得足够纯度的金属。但是，98% 对于芯片制造来说依旧不够，仍需要进一步提升。因此，将再进一步采用西门子制程（Siemens process）作纯化，如此，将获得半导体制程所需的高纯度多晶硅。
接着，就是拉晶的步骤。首先，将前面所获得的高纯度多晶硅融化，形成液态的硅。之后，以单晶的硅种（seed）和液体表面接触，一边旋转一边缓慢的向上拉起。至于为何需要单晶的硅种，是因为硅原子排列就和人排队一样，会需要排头让后来的人该如何正确的排列，硅种便是重要的排头，让后来的原子知道该如何排队。最后，待离开液面的硅原子凝固后，排列整齐的单晶硅柱便完成了。
然而，8寸、12寸又代表什么东西呢？他指的是我们产生的晶柱，长得像铅笔笔桿的部分，表面经过处理并切成薄圆片后的直径。至于制造大尺寸晶圆又有什么难度呢？如前面所说，晶柱的制作过程就像是在做棉花糖一样，一边旋转一边成型。有制作过棉花糖的话，应该都知道要做出大而且扎实的棉花糖是相当困难的，而拉晶的过程也是一样，旋转拉起的速度以及温度的控制都会影响到晶柱的品质。也因此，尺寸愈大时，拉晶对速度与温度的要求就更高，因此要做出高品质12 寸晶圆的难度就比8 寸晶圆还来得高。
只是，一整条的硅柱并无法做成芯片制造的基板，为了产生一片一片的硅晶圆，接着需要以钻石刀将硅晶柱横向切成圆片，圆片再经由抛光便可形成芯片制造所需的硅晶圆。经过这么多步骤，芯片基板的制造便大功告成，下一步便是堆叠房子的步骤，也就是芯片制造。至于该如何制作芯片呢？
层层堆叠打造的芯片
在介绍过硅晶圆是什么东西后，同时，也知道制造IC 芯片就像是用乐高积木盖房子一样，藉由一层又一层的堆叠，创造自己所期望的造型。然而，盖房子有相当多的步骤，IC 制造也是一样，制造IC 究竟有哪些步骤？本文将就IC 芯片制造的流程做介绍。
在开始前，我们要先认识IC 芯片是什么。IC，全名积体电路（Integrated Circuit），由它的命名可知它是将设计好的电路，以堆叠的方式组合起来。藉由这个方法，我们可以减少连接电路时所需耗费的面积。下图为IC 电路的3D 图，从图中可以看出它的结构就像房子的樑和柱，一层一层堆叠，这也就是为何会将IC 制造比拟成盖房子。
从上图中IC 芯片的3D 剖面图来看，底部深蓝色的部分就是上一篇介绍的晶圆，从这张图可以更明确的知道，晶圆基板在芯片中扮演的角色是何等重要。至于红色以及土黄*的部分，则是于 IC 制作时要完成的地方。
首先，在这裡可以将红色的部分比拟成高楼中的一楼大厅。一楼大厅，是一栋房子的门户，出入都由这裡，在掌握交通下通常会有较多的机能性。因此，和其他楼层相比，在兴建时会比较复杂，需要较多的步骤。在IC 电路中，这个大厅就是逻辑闸层，它是整颗IC 中最重要的部分，藉由将多种逻辑闸组合在一起，完成功能齐全的IC 芯片。
黄*的部分，则像是一般的楼层。和一楼相比，不会有太复杂的构造，而且每层楼在兴建时也不会有太多变化。这一层的目的，是将红色部分的逻辑闸相连在一起。之所以需要这么多层，是因为有太多线路要连结在一起，在单层无法容纳所有的线路下，就要多叠几层来达成这个目标了。在这之中，不同层的线路会上下相连以满足接线的需求。
分层施工，逐层架构
知道IC 的构造后，接下来要介绍该如何制作。试想一下，如果要以油漆喷罐做精细作图时，我们需先割出图形的遮盖板，盖在纸上。接着再将油漆均匀地喷在纸上，待油漆乾后，再将遮板拿开。不断的重复这个步骤后，便可完成整齐且复杂的图形。制造IC 就是以类似的方式，藉由遮盖的方式一层一层的堆叠起来。
制作 IC 时，可以简单分成以上4 种步骤。虽然实际制造时，制造的步骤会有差异，使用的材料也有所不同，但是大体上皆采用类似的原理。这个流程和油漆作画有些许不同，IC 制造是先涂料再加做遮盖，油漆作画则是先遮盖再作画。以下将介绍各流程。
金属溅镀：将欲使用的金属材料均匀洒在晶圆片上，形成一薄膜。
涂布光阻：先将光阻材料放在晶圆片上，透过光罩（光罩原理留待下次说明），将光束打在不要的部分上，破坏光阻材料结构。接着，再以化学药剂将被破坏的材料洗去。
蚀刻技术：将没有受光阻保护的硅晶圆，以离子束蚀刻。
光阻去除：使用去光阻液皆剩下的光阻溶解掉，如此便完成一次流程。
最后便会在一整片晶圆上完成很多IC 芯片，接下来只要将完成的方形IC 芯片剪下，便可送到封装厂做封装，至于封装厂是什么东西？就要待之后再做说明。
纳米制程是什么？
三星以及台积电在先进半导体制程打得相当火热，彼此都想要在晶圆代工中抢得先机以争取订单，几乎成了14 纳米与16 纳米之争，然而14 纳米与16 纳米这两个数字的究竟意义为何，指的又是哪个部位？而在缩小制程后又将来带来什么好处与难题？以下我们将就纳米制程做简单的说明。
纳米到底有多细微？
在开始之前，要先了解纳米究竟是什么意思。在数学上，纳米是0.000000001 公尺，但这是个相当差的例子，毕竟我们只看得到小数点后有很多个零，却没有实际的感觉。如果以指甲厚度做比较的话，或许会比较明显。
用尺规实际测量的话可以得知指甲的厚度约为0.0001 公尺（0.1 毫米），也就是说试着把一片指甲的侧面切成10 万条线，每条线就约等同于1 纳米，由此可略为想像得到 1 纳米是何等的微小了。
知道纳米有多小之后，还要理解缩小制程的用意，缩小电晶体的最主要目的，就是可以在更小的芯片中塞入更多的电晶体，让芯片不会因技术提升而变得更大；其次，可以增加处理器的运算效率；再者，减少体积也可以降低耗电量；最后，芯片体积缩小后，更容易塞入行动装置中，满足未来轻薄化的需求。
再回来探究纳米制程是什么，以14 纳米为例，其制程是指在芯片中，线最小可以做到14 纳米的尺寸，下图为传统电晶体的长相，以此作为例子。缩小电晶体的最主要目的就是为了要减少耗电量，然而要缩小哪个部分才能达到这个目的？左下图中的L 就是我们期望缩小的部分。藉由缩小闸极长度，电流可以用更短的路径从 Drain 端到 Source 端（有兴趣的话可以利用Google 以MOSFET 搜寻，会有更详细的解释）。
尺寸缩小有其物理限制
不过，制程并不能无限制的缩小，当我们将电晶体缩小到 20 纳米左右时，就会遇到量子物理中的问题，让电晶体有漏电的现象，抵销缩小 L 时获得的效益。作为改善方式，就是导入 FinFET（Tri-Gate）这个概念，如右上图。在 Intel 以前所做的解释中，可以知道藉由导入这个技术，能减少因物理现象所导致的漏电现象。
33.jpg806x325 43.4 KB
最后，则是为什么会有人说各大厂进入10 纳米制程将面临相当严峻的挑战，主因是1 颗原子的大小大约为0.1 纳米，在10 纳米的情况下，一条线只有不到100 颗原子，在制作上相当困难，而且只要有一个原子的缺陷，像是在制作过程中有原子掉出或是有杂质，就会产生不知名的现象，影响产品的良率。
如果无法想像这个难度，可以做个小实验。在桌上用 100 个小珠子排成一个10×10 的正方形，并且剪裁一张纸盖在珠子上，接着用小刷子把旁边的的珠子刷掉，最后使他形成一个10×5 的长方形。这样就可以知道各大厂所面临到的困境，以及达成这个目标究竟是多么艰巨。
随着三星以及台积电在近期将完成 14 纳米、16 纳米FinFET 的量产，两者都想争夺 Apple 下一代的 iPhone 芯片代工，我们将看到相当精彩的商业竞争，同时也将获得更加省电、轻薄的手机，要感谢摩尔定律所带来的好处呢。
告诉你什么是封装
经过漫长的流程，从设计到制造，终于获得一颗 IC 芯片了。然而一颗芯片相当小且薄，如果不在外施加保护，会被轻易的刮伤损坏。此外，因为芯片的尺寸微小，如果不用一个较大尺寸的外壳，将不易以人工安置在电路板上。因此，本文接下来要针对封装加以描述介绍。
目前常见的封装有两种，一种是电动玩具内常见的，黑色长得像蜈蚣的DIP 封装，另一为购买盒装 CPU 时常见的 BGA 封装。至于其他的封装法，还有早期CPU 使用的PGA（Pin Grid Array；Pin Grid Array）或是 DIP 的改良版QFP（塑料方形扁平封装）等。因为有太多种封装法，以下将对 DIP 以及 BGA 封装做介绍。
传统封装，历久不衰
首先要介绍的是双排直立式封装（Dual Inline Package；DIP），从下图可以看到采用此封装的IC 芯片在双排接脚下，看起来会像条黑色蜈蚣，让人印象深刻，此封装法为最早采用的IC 封装技术，具有成本低廉的优势，适合小型且不需接太多线的芯片。但是，因为大多采用的是塑料，散热效果较差，无法满足现行高速芯片的要求。因此，使用此封装的，大多是历久不衰的芯片，如下图中的OP741，或是对运作速度没那么要求且芯片较小、接孔较少的IC 芯片。
至于球格阵列（Ball Grid Array，BGA）封装，和DIP 相比封装体积较小，可轻易的放入体积较小的装置中。此外，因为接脚位在芯片下方，和DIP 相比，可容纳更多的金属接脚
相当适合需要较多接点的芯片。然而，采用这种封装法成本较高且连接的方法较复杂，因此大多用在高单价的产品上。
行动装置兴起，新技术跃上舞台
然而，使用以上这些封装法，会耗费掉相当大的体积。像现在的行动装置、穿戴装置等，需要相当多种元件，如果各个元件都*封装，组合起来将耗费非常大的空间，因此目前有两种方法，可满足缩小体积的要求，分别为 SoC（System On Chip）以及 SiP（System In Packet）。
在智慧型手机刚兴起时，在各大财经杂誌上皆可发现SoC 这个名词，然而SoC 究竟是什么东西？简单来说，就是将原本不同功能的IC，整合在一颗芯片中。藉由这个方法，不单可以缩小体积，还可以缩小不同IC 间的距离，提升芯片的计算速度。至于制作方法，便是在IC 设计阶段时，将各个不同的IC 放在一起，再透过先前介绍的设计流程，制作成一张光罩。
然而，SoC 并非只有优点，要设计一颗SoC 需要相当多的技术配合。IC 芯片各自封装时，各有封装外部保护，且IC 与IC 间的距离较远，比较不会发生交互干扰的情形。但是，当将所有IC 都包装在一起时，就是噩梦的开始。IC 设计厂要从原先的单纯设计IC，变成了解并整合各个功能的IC，增加工程师的工作量。此外，也会遇到很多的状况，像是通讯芯片的高频讯号可能会影响其他功能的 IC 等情形。
此外，SoC 还需要获得其他厂商的IP（intellectual property）授权，才能将别人设计好的元件放到SoC 中。因为制作SoC 需要获得整颗IC 的设计细节，才能做成完整的光罩，这同时也增加了SoC 的设计成本。或许会有人质疑何不自己设计一颗就好了呢？因为设计各种IC 需要大量和该IC 相关的知识，只有像Apple 这样多金的企业，才有预算能从各知名企业挖角顶尖工程师，以设计一颗全新的IC，透过合作授权还是比自行研发划算多了。
折衷方案，SiP 现身
作为替代方案，SiP 跃上整合芯片的舞台。和SoC 不同，它是购买各家的IC，在最后一次封装这些IC，如此便少了IP 授权这一步，大幅减少设计成本。此外，因为它们是各自*的IC，彼此的干扰程度大幅下降。
Apple Watch 采用SiP 技术将整个电脑架构封装成一颗芯片，不单满足期望的效能还缩小体积，让手錶有更多的空间放电池。
采用 SiP 技术的产品，最着名的非 Apple Watch 莫属。因为Watch 的内部空间太小，它无法采用传统的技术，SoC 的设计成本又太高，SiP 成了首要之选。藉由SiP 技术，不单可缩小体积，还可拉近各个IC 间的距离，成为可行的折衷方案。下图便是Apple Watch 芯片的结构图，可以看到相当多的IC 包含在其中。
完成封装后，便要进入测试的阶段，在这个阶段便要确认封装完的 IC 是否有正常的运作，正确无误之后便可出货给组装厂，做成我们所见的电子产品。
“简化芯片设计 软件定义硬件”，无论我们承不承认，SDH是集成电路发展的未来，特别是摩尔定律穷途末路的今天，ARM+FPGA无法打破快速可重构的牢笼，唯速度论没有错，成败的临界有时就是时间，是时候从FPGA的LUT中抽离出来，寻找一些新鲜的东西，深度学习不止是AlphaGo的昙花一现，在有限的芯片面积上实现无限的电路算法，动态可重构才是IC设计的未来。
以上就是芯片是什么东西？的详细内容，希望通过阅读小编的文章之后能够有所收获！
